XCZU11EG-3FFVC1760E интегрира богат на функции 64-битов четириядрен или двуядрен Arm в едно устройство ® Cortex-A53 система за обработка и програмируема логика UltraScale архитектура, базирана на двуядрен Arm Cortex-R5F. В допълнение, той също така включва вградена памет, многопортови интерфейси за външна памет и богати интерфейси за свързване на периферни устройства.
XCZU47DR-L2FFVG1517I Xilinx XC7A100T-2FGG676I Може да постигне по-висока рентабилност в множество аспекти, включително логика, обработка на сигнали, вградена памет, LVDS I/O, интерфейси на паметта и трансивъри. Artix-7 FPGA са идеални за чувствителни към разходите приложения, които изискват функционалност от висок клас.
Чипът XCZU15EG-2FFVB1156I е оборудван с 26,2 Mbit вградена памет и 352 входно/изходни терминала. 24 DSP трансивър, способен на стабилна работа при 2400MT/s. Има и 4 10G SFP+оптични интерфейса, 4 40G QSFP оптични интерфейса, 1 USB 3.0 интерфейс, 1 Gigabit мрежов интерфейс и 1 DP интерфейс. Платката има последователност за самоконтрол при включване и поддържа многократен режим на стартиране
Като член на FPGA чипа, XCVU9P-2FLGA2104I има 2304 програмируеми логически единици (PL) и 150MB вътрешна памет, осигуряваща тактова честота до 1,5 GHz. Осигурени 416 входно/изходни пина и 36,1 Mbit разпределена RAM. Той поддържа технологията за полеви програмируеми гейт масиви (FPGA) и може да постигне гъвкав дизайн за различни приложения
XCKU060-2FFVA1517I е оптимизиран за системна производителност и интеграция по 20nm процес и възприема единичен чип и следващо поколение технология за подредени силициеви връзки (SSI). Тази FPGA също е идеален избор за DSP интензивна обработка, необходима за медицински изображения от следващо поколение, 8k4k видео и хетерогенна безжична инфраструктура.
Устройството XCVU065-2FFVC1517I осигурява оптимална производителност и интеграция при 20nm, включително сериен I/O честотна лента и логически капацитет. Като единствената FPGA от висок клас в индустрията на 20nm процесни възли, тази серия е подходяща за приложения, вариращи от 400G мрежи до мащабен дизайн/симулация на прототип на ASIC.
